对於亚微米级特徵尺寸的集成电路，普通的光学显微镜已经力有不逮，要使用测量型比长仪。
    在各种科研活动中，像比长仪这样的高精度测量仪器是必不可少的，又比如雷射干涉仪，这是光刻机研发所需的基础工具，所以他们研究所一开始就设立了研发各种测量仪器的实验室，几年下来成果斐然。
    如今，他们的测量仪器不仅自己用，还提供给了很多科研单位，帮了兄弟单位不少忙。
    而测量型比长仪，跟投影式光刻机是同一时间立的项，歷经两年，在去年年底才完成了研发工作。
    值得一提的是，比长仪也分不同类型的，早期的是传统光学比长仪，但其高度依赖人工操作，测量精度还是微米级別，显然不可能测量亚微米级別的尺寸。
    於是立项之初，徐卫国就直接瞄准了更先进的雷射比长仪，其测量精度可达纳米级。
    只是，这项技术是要以雷射干涉仪技术为前提的，而立项之初，雷射干涉仪还没搞出来呢！
    徐卫国只能一边指导团队成员先进行预研，攻克一些边缘性的技术，一边亲自下场加快雷射干涉仪的研发。
    直到一年半前雷射干涉仪搞出来，雷射比长仪的研发才进入快车道。
    但即使如此，研发过程也很艰难，在徐卫国的帮助下还是花了这么久，其复杂度可见一斑。
    徐卫国拿著新鲜出炉的集成电路，交给了雷射比长仪的操作员。
    操作员接过来，將其固定在比长仪的精密移动工作檯上。
    隨后，使用光电显微镜进行自动瞄准，接著调节光路。
    然后操作员需要根据实测的环境温度、气压、湿度手动计算进行空气折射率补偿，最后启动伺服电机，使其平稳的移动工作檯。
    过了不久，测量结果出来了，直接显示在旁边的一台计算机上。
    徐卫国立刻走上前，观看结果。
    0.7微米！
    也就是700纳米。
    徐卫国鬆了口气，跟设计指標一致。
    当然，这还远没有达到步进式光刻机的性能极限，限制因素就是他们的精密加工技术水平不够。
    这个没办法，精密加工技术不是懂一些知识就能提高的，必须得在实践中慢慢积累，一点点提升。
    不过，需求本来就是技术进步最好的催化剂，只要持续不断的投入尝试，总会慢慢往前走的。
    700纳米特徵尺寸，这比上一代集成电路又前进了一大步！不，是往前飞了一大段。
    单个电子元器件会缩小很多，允许他们將集成电路设计的更加密集紧凑，理论上说，他们已经可以製造出包含几万乃至十几万个电子元器件的超大规模集成电路。
    但是，其实是没那么简单的。
    问题不在加工水平，而在设计。
    毕竟，这年代的计算机性能弱的让人髮指，更没有设计软体，是不可能在计算机上进行设计的。
    数万乃至十几万个电子元器件，都需要绘图师在方格纸上手工绘製，他们要精確的绘製出每个电晶体的源极、漏极、柵极，以及所有电晶体之间的金属连线。
    就像当初新款计算器所用的集成电路，上面有超过五千个电子元器件，是几十个绘图师，花了三个月才设计完成。
    而现在，他们要绘製的电子元器件数量要翻十倍，甚至几十倍！那么所消耗的时间当然也要乘以十或者更高。
    考虑到熟练后效率会提高，但再怎么提高，这个设计过程至少也得以年来计算。（歷史上英特尔的8086微处理器有29000个电晶体，花了两年来设计）
    当然，有人会说可以增加绘图师人数来提高速度，但其实完全不可能。
    原因很简单，且不说优秀的绘图师需要精通多学科的专业知识，本身其实是科研人才，培养起来很难。
    就算能大批量培养绘图师，但这些绘图师各自画出来的版图最终是要紧密耦合的，包括连线、间距、电学规则，人数越多就越容易出现接口错误。
    而这会儿又没有自动化的设计规则检查工具，只能人工检查，一旦出现错误，检查起来极其耗时。
    最终的结果就是人越多越容易出错，耗费在纠错上的时间远超过增加绘图员所节省的时间。七八十年代的晶片设计团队，基本都维持在几十人的规模，就是这个原因。
    后世之所以能把晶片设计团队增加到数千人，原因是专业的eda工具出现，很多步骤都可以自动完成，这才能把设计任务进行分解，並行开展。
    说到底，问题的根源还是现在的计算机性能不行，没办法发展先进的设计工具软体。但问题是，性能更高的计算机依赖高性能集成电路，又成了经典的先有鸡还是先有蛋的问题。
    好在，早在投影式光刻机研发之初，徐卫国就预料到了集成电路的集成规模会有一次大的飞跃。
    科学院计算所那边一直负责集成电路的设计工作，计算器所用的集成电路就出自他们之手，徐卫国很早就建议他们提前开始超大规模集成电路的设计。
    如今，计算所那边已经有两个集成电路设计项目，是要用於下一代计算机的。其中一个是集成三万个电晶体的微处理器，一个是包含十五万个电子元器件的储存晶片，其储存容量可达恐怖的6kb。
    当然，微处理器跟储存晶片虽然都是集成电路，设计起来工作量差別还挺大的，储存晶片內部是高度重复的单元阵列，所以工作量要小很多。
    两者集成规模差五倍，但预计完成设计所消耗的时间是差不多的。
    计算所那边的设计工作开始於两年前，徐卫国在初期提供了一些关键设计思路，据他所知，项目已经离完成不远了。
    隨后，他电话联繫了计算所的领导，向对方通报了新一代集成电路製造设备研製成功的消息，並询问他们两款集成电路的设计进度。
    得到的结果是，微处理器大概还要两个月，储存晶片则要三个月，跟徐卫国预计的差不多。